GP254

PATENT 717-159P

IN THE UNITED AND TRADEMARK OFFICE

Applicant: Hiroshi HAMADA et al

Serial No.: 07/340,777

Group: 254

Filed:

April 20, 1989

Examiner:

For:

A LIQUID CRYSTAL ACTIVE-MATRIX DISPLAY DEVICE

LETTER

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231

November 30, 1989

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55 (a), the applicant hereby claims the right of priority based on the following application(s).

Country

Application No.

Filed

JAPAN

63-98536

April 20, 1988

A certified copy of the above-noted application(s) is (are) attached hereto.

Respectfully submitted,

BIRCH, STEWART, KOLASON & BIRCH

By:

Leonard R. Svensson Reg. No. 30,330

301 N. Washington Street

P.O. Box 747

Falls Church, VA 22046-0747

Attachment LRS/jlp (703)241-1300

Buch, 21 200 at al 100 = 100 109-241-1800 Huosty tiamada et Lucal No.: 1/340,717

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

計の書類は下記の出願書類の謄本に相違ないことを証明する。 co certify that the annexed is a true copy of the following application as filed Office.

₩ 月 日 Application:

1988年4月20日

番号 n Number:

人

昭和63年特許願第98536号

3):

シャープ株式会社

PRIORITY DOCUMENT

1989 年 5 月 10 日

特許庁長官 Commissioner, Patent Office 吉田文義院

出証平1-21929

RIBBON CUI BY

1 1000











国際特	許分類
サブクラス	グルーフ
G 0 9 F	9 /3 0

ر بة

特

許

願()

(14,000円)

昭和63 年 4 月20 日

特許庁長官

殿

4

- 1. 発明の名称 薄膜トランジスタ駆動型液晶表示素子
- 1. 請求項の数…1
- 2. 発 明 者

住 所 電545 大阪市阿倍野区長池町22番22号 シャープ株式会社内

氏 名

浜 田

田 浩(他2名)

3. 特許出願人

住 所 545 大阪市阿倍野区長池町22番22号

名 称 (504) シャープ株式会社

代表者 辻 晴 雄

4. 代 理 人

住 所 電545 大阪市阿倍野区長池町22番22号 シャープ株式会社内

氏 名 (7223) 弁理士 杉 山 毅 至(他主名) 連絡先 電話 (03) 260-1161東京支社特許を建せる Just 在

5. 添付書類の目録

"可数土

(1) 委 任 状------------------------1 通

(2) 願書副本 ------1 通

 (3) 明 細 書

 (4) 図 面

63 098535





6. 前記以外の発明者および代理人

(1) 発 明 者

住 所 ●545 大阪市阿倍野区長池町22番22号

シャープ株式会社内

氏名 菱田忠則

住 所 同 所

氏 名 迫 野 郁 夫

(2) 代 理 人 住所 ●545 大阪市阿倍野区長池町22番22号 シャープ株式会社内 氏名 (7366) 弁理士木 下 雅 晴赤弁

明 細 書

- 発明の名称
 薄膜トランジスタ駆動型液晶表示素子
- 2. 特許請求の範囲
 - 1. 互いに直交する方向に配設されたゲート配線と、ソース配線との各交点に対応して形成され 前記ゲート配線に連結されるゲート電極、前記 ソース配線に連結されるソース電極、及びマト リクス表示の絵素電極に連結されるドレイン電 返、からなる薄膜トランジスタを表示駆動に対 するスイッチング素子として配設したマトリク ス型表示装置において、

上記ゲート電極の端部が隣接する薄膜トランジスタに連結された絵素電極端部と重なり合って付加容量を形成し、

金属タンタルから成るゲート電極と、

五酸化タンタルとプラズマCVD窒化シリコンとを順次積層して成るゲート絶縁膜及び付加容量絶縁膜と、を有することを特徴とする薄膜トランジスタ駆動型液晶表示素子。

3. 発明の詳細な説明

<産業上の利用分野>

本発明は薄膜トランジスタ(以下、TFTと称する)をアドレス素子として用いるマトリクス型液晶表示素子に関し、さらに詳しくは半導体膜としてアモルファスシリコンを用いた逆スタガー型のTFTをアドレス素子として用いるマトリクス型液晶表示素子に関するものである。

<従来の技術>

逆スタガー型のTFTをアドレス素子として用いたマトリクス型液晶表示素子の構造の一例を第3図(a)(b)に示す。この液晶表示素子は絶縁性基板1上にガード電極2,ゲート絶縁膜5, aーSi膜6,絶縁膜7, n+aーSi膜8,ソースおよびドレイン電極9,表示用絵素電極10,保護に11を積層することにより形成されている。これがり時のゲート電極とドレイン電極の重なり容量に対けるのゲート電極とドレイン電極の重なり容量に対りまる絵素電極電位のレベルシフトを低減させる為に液晶容量に並列となる付加容量Csを形成

3 字訂正

している。この付加容量 Cs は同図に示すように 絶縁性基板 1 上に透明導電膜を絶縁分離した状態 で2 層形成して第 1 層 1 2 を付加容量電極 (接地 電極)とし、第 2 層 1 0 を表示用絵素電極とする ことにより形成される。

<発明が解決しようとする課題>

しかしながら、上記構造では付加容量Cs用の 電極12として透明導電膜を使用している為、付 加容量電極12の抵抗が高くなり、駆動信号波形 のなまりやクロストークが生じる。付加容量電極 12の抵抗を低くするには電極膜厚を厚くするか 電 蜃 幅 を 大 き く す る か の 2 通 り の 方 法 が あ る が 、 膜學を厚くするとその部分での段差が大きくなり 後工程で形成するソース電極等の断線の原因とな り好ましくない。一方、電極幅を広くすると付加 容量電極12と絵素電極10及びソース電極9と のショートの確率が高くなり、また付加容量電極 1 2 とソース電極 9 間の容量が増加して信号のレ ベルシフトが生じる。更にプロセス上においても 付加容量電極形成の為の工程が増え、好ましくな

vo.

<課題を解決するための手段>

本発明は上述する問題点を解決するためになさ れたもので、互いに直交する方向に配設されたゲ ート配線とソース配線との各交点に対応して形成 され、前記ゲート配線に連結されるゲート電極, 前記ソース配線に連結されるソース電極,及びマ トリクス表示の絵素電極に連結されるドレイン電 極、からなる薄膜トランジスタを表示駆動に対す るスイッチング素子として配設したマトリクス型 表示装置において、上記ゲート電極の端部が隣接 する薄膜トランジスタに連結された絵素電極端部 と重なり合って付加容量を形成し、金属タンタル から成るゲート電極と、五酸化タンタルとプラズ マCVD窒化シリコンとを順次積層してなるゲー ト絶縁膜及び付加容量絶縁膜とを有する薄膜トラ ンジスタ駆動型液晶表示素子を提供するものであ る。

<作 用>

上述の如く、タンタルを付加容量電極として用

いることにより、従来に比べて大幅に付加容量電極の抵抗が低減され、これに伴って五酸化タンタルを付加容量絶縁膜として用いると、五酸化タンタルの誘電率が比較的高いため、ゲート電極の一端を付加容量電極として用いて付加容量電極を形成する面積が小さくても充分な容量を得ることができる。このため、成膜、エッチングプロセスの増加なしに付加容量電極を形成することが可能となる。

<実施例>

以下、本発明の実施例を図面を用いて詳述するが、本発明はこれに限定されるものではない。

第1図(a)~(c)は本発明の一実施例の製造プロセスを示す上面図、第1図(d)は第1図(c)の等価回路図、第2図は第1図(c)のX-Y断面図である。ガラス基板からなる絶縁性基板1上にスパッタリングによりTaを3000Aの厚さに形成し、これをホトリソグラフィ技術によりパターン化してゲート電極兼付加容量電極3を形成する。次に陽極酸化法により前記ゲート電極兼付加容量電極3

をなすTa 表面を酸化して約2000A の五酸 化タンタルからなる第1の絶縁膜4を形成する。 次に基板1上にプラズマCVDによりSiNxか らなる第2の絶縁膜5を2000 Aの厚さに形成 し、連続してアモルファス Si (a-Si)を300A の厚さに形成し、さらにSiNxを2000Aの 厚さに形成する。このa-SiとSiNxをホトリ ソグラフィ技術を用いてパターン化することによ り、第1の半導体膜6と第3の絶縁膜7を形成す る。次にプラズマCVDにより n + アモルファス $Si(n^+a-Si)$ を400Åの厚さに形成し、 ホトリソグラフィ技術を用いてパターン化するこ とにより、第2の半導体膜8を形成する。次にス パッタリングあるいは電子ビーム蒸着によりTi. Mo, W等の高融点金属を3000Aの厚さに形 成し、ホトリソグラフィ技術を用いてパターン化 することにより、ソースおよびドレイン電極9を 形成する。次にスパッタリングあるいは電子ビー ム蒸着により酸化インジウムを主成分とする透明 導電膜を1000Åの厚さに形成し、これをホト

リソグラフィ技術を用いることによりパターン化して表示用絵素電極10を形成する。該表示用絵素電極20端部は第1の絶縁膜4及び第2の絶縁膜5を介して隣接するゲート電極3端部と重なっており、付加容量が形成される(第1図(c)斜線部)。最後にプラズマCVDによりSiNxからなる保護関11を5000Aの厚さに形成する。以上のようにして、付加容量を形成したマトリクス型液晶表示素子が作成される。

尚、絵素電極と重ね合わせるゲート電極兼付加容量電極として、その絵素を駆動するTFTのゲート電極の一行上又は一行下のゲート電極を用いる。

付加容量電極の電位レベルは直流的にはどうい うレベルでも差し支えないが、絵素電位を保持す る期間中(書込完了直後から次の書込の直前まで) は変動しない事が望ましい。しかし、本発明では ゲート電極と付加容量用電極とを兼用しているの で、絵素電位保持期間中にゲート選択パルスが印 加される。このパルスは付加容量を通じて絵素電 位を押し上げ、TFTの動作点を変化させるが、 その方向はTFTのOFFバイアスを深くする方 向なので、蓄積された電荷が流れ出る事はない。

また、ゲート選択パルス印加中は、液晶に印加される電圧は変化するが、全保持期間中に占める時間の割合は 1/ゲート本数 なので液晶に印加される電圧の実効値に与える影響は無視できる。

る。この際、TFT基板とカラーフィルター側基板の貼合せマージンを確保するため、一般にカラーフィルター側の遮光マスクの開口部よりも絵素電極の方を大きくする。そこで、カラーフィルターの開口部からはみ出した絵素電極領域に付加容量を設けると、パネルとしての開口率をほとんど低下させる事なく付加容量を形成する事ができる。

以上のように本発明によれば、成膜、エッチングプロセスの増加なしにCs用電極を形成でき、また高誘電率の五酸化タンタルを絶縁膜に使用しているのでCs用電極の面積を小さくしても大きなる量を得ることができ、他のプロセスにあまり影響を与えず高歩留で付加容量を形成できる。本付加容量の形成により、絵素電位保持特性が改善され、ゲート電圧立下がり時のゲート電極とドレイン電極の重なり部分の容量に寄因する絵素電極電位のレベルシフトを低減できる。

4. 図面の簡単な説明

第1図(a)~(c)は本発明の一実施例の製造工程を

示す上面図、第1図(d)は第1図(c)の等価回路図、第2図は第1図(c)のX-Y断面図、第3図(a)は従来例を示す上面図、第3図(b)は従来例を示す要部断面図である。

1:絶縁性基板、3:ゲート電極兼付加容量電極、4:第1の絶縁膜、5:第2の絶縁膜、

6:第1の半導体膜、7:第3の絶縁膜、8:第


2の半導体膜、9:ソース・ドレイン電極、


10:表示用絵素電極、11:保護膜

代理人 弁理士 杉 山 毅 至(他1名)

10 9 10 9 П **(b)** (a) 茅 1 図 茅 図 10 9 9 (d)図 第 (c) 茅 図 8, 9 4 10 2

会社 (1名)





:会社 他1名)